

대한민국 특허청
KOREAN INTELLECTUAL
PROPERTY OFFICE


별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 10-2002-0070299
Application Number

출원년월일 : 2002년 11월 13일
Date of Application NOV 13, 2002


출원인 : 엘지.필립스 엘시디 주식회사
Applicant(s) LG.PHILIPS LCD CO., LTD.



2003 년 06 월 18 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0001
【제출일자】	2002.11.13
【발명의 명칭】	유기전계 발광소자와 그 제조방법
【발명의 영문명칭】	The organic electro-luminescence device and method for fabricating of the same
【출원인】	
【명칭】	엘지 .필립스엘시디(주)
【출원인코드】	1-1998-101865-5
【대리인】	
【성명】	정원기
【대리인코드】	9-1998-000534-2
【포괄위임등록번호】	1999-001832-7
【발명자】	
【성명의 국문표기】	박재용
【성명의 영문표기】	PARK, JAE YONG
【주민등록번호】	681112-1894818
【우편번호】	431-070
【주소】	경기도 안양시 동안구 평촌동 꿈마을 건영아파트 305동 701호
【국적】	KR
【발명자】	
【성명의 국문표기】	조소행
【성명의 영문표기】	CHO, SO HAENG
【주민등록번호】	720728-1010015
【우편번호】	431-060
【주소】	경기도 안양시 동안구 관양동 1488-39 창덕에버빌 502호
【국적】	KR
【심사청구】	청구

【취지】

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인 정원기 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 11 면 11,000 원

【우선권주장료】 0 건 0 원

【심사청구료】 10 항 429,000 원

【합계】 469,000 원

【첨부서류】

1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명은 유기전계 발광소자에 관한 것으로 특히, 듀얼플레이트(dual plate)구조의 상부 발광형 유기전계 발광소자에 관한 것이다.

본 발명은 유기전계 발광소자를 구성하는 박막트랜지스터 어레이부와 발광부를 별도의 기판에 각각 구성하고 이를 합착하여 유기전계 발광소자를 제작하는 방법을 제안한다.

전술한 구성에서, 상기 박막트랜지스터와 제 2 기판의 발광부에 구성된 제 2 전극은 접촉 전극을 통해 상기 박막트랜지스터 어레이부에 구성된 박막트랜지스터(구동소자)의 드레인 전극과 접촉하도록 구성한다.

이때, 상기 드레인 전극과의 접촉부를 평면적으로, 화소의 상부와 하부에 구성하여 접촉영역을 넓힘으로서 접촉불량에 의한 구동불량을 해소한다.

전술한 바와 같이 제작된 유기전계 발광소자는 고 개구율을 구현할 수 있고 불량을 최소화 할 수 있으므로 제품의 수율을 개선할 수 있다.

【대표도】

도 4

【명세서】

【발명의 명칭】

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}

【도면의 간단한 설명】

도 1은 종래의 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
 도 2는 박막트랜지스터 어레이부의 한 화소를 개략적으로 도시한 평면도이고,
 도 3은 도 2의 III-III'을 따라 절단한 단면도이고,
 도 4는 본 발명에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
 도 5는 본 발명에 따른 유기전계 발광소자에 구성된 박막트랜지스터의 어레이부의 한 화소를 확대하여 도시한 확대 평면도이고,
 도 6a 내지 도 6d와 도 7a 내지 도 7d는 도 5의 VI-VI', VII-VII'을 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면이고,
 도 8a 내지 도 8c는 본 발명에 따른 유기전계 발광소자를 구성하는 발광부의 제조방법을 공정 순서에 따라 도시한 공정 단면도이다.

<도면의 주요부분에 대한 간단한 설명>

99 : 유기전계 발광소자 100 : 제 1 기판
 128a,b : 제 1 접촉전극, 제 2 접촉전극
 200 : 제 2 기판 202 : 제 1 전극
 208 : 유기 발광부 210 : 제 2 전극
 300 : 셀패턴

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<14> 본 발명은 유기전계 발광소자에 관한 것으로 특히, 개구율 및 고 해상도를 구현할 수 있는 듀얼플레이트 구조의 유기전계 발광소자에서, 박막트랜지스터 어레이부와 유기 발광부의 전기적 접속불량을 해결할 수 있는 유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.

<15> 일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저 상태로 떨어질 때 발광하는 소자이다.

<16> 이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.

- <17> 또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성때문에 OLED는 이동통신 단말기, CHS, PDA, Camcorder, Palm PC등 대부분의 consumer 전자 응용제품에 사용될수 있는 강력한 차세대 디스플레이로 여겨지고 있다.
- <18> 또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.
- <19> 이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
- <20> 상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
- <21> 반면 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.
- <22> 이하, 도 1을 참조하여 유기전계 발광소자의 구성을 개략적으로 설명한다.
- <23> 도 1은 종래의 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
- <24> 도시한 바와 같이, 유기전계 발광소자(10)는 투명한 제 1 기판(12)의 상부에 박막 트랜지스터(T)어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 제 1 전극(16)과 유기 발광층(18)과 제 2 전극(20)이 구성된다.

- <25> 이때, 상기 발광층(18)은 적(R), 녹(G), 청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적, 녹, 청색을 발광하는 별도의 유기물질을 패터닝하여 사용한다.
- <26> 상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착되므로써 캡슐화된 유기전계 발광소자(10)가 완성된다.
- <27> 이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분과 산소를 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 흡습제(22)를 채우고 테이프(25)로 고정한다.
- <28> 이하, 도 2를 참조하여 유기전계 발광소자의 박막트랜지스터 어레이부를 개략적으로 설명한다.
- <29> 도 2는 유기전계 발광소자의 한 화소를 개략적으로 도시한 평면도이다.
- <30> 일반적으로, 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터 어레이부는 기판(12)에 정의된 다수의 화소마다 스위칭 소자(T_S)와 구동 소자(T_D)와 스토리지 캐패시터(storage capacitor : C_{ST})가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(T_S) 또는 구동 소자(T_D)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
- <31> 이때, 상기 기판(12)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예로 들 수 있다.
- <32> 도시한 바와 같이, 기판(12)상에 서로 소정 간격 이격 하여 일 방향으로 구성된 게이트 배선(32)과, 상기 게이트 배선(32)과 절연막을 사이에 두고 서로 교차하는 데이터 배선(34)이 구성된다.

- <33> 동시에, 상기 데이터 배선(34)과 평행하게 이격된 위치에 일 방향으로 전원 배선(35)이 구성된다.
- <34> 상기 스위칭 소자(T_S)와 구동 소자(T_D)로 각각 게이트 전극(36,38)과 액티브층(40,42)과 소스 전극(46,48) 및 드레인 전극(50,52)을 포함하는 박막트랜지스터가 사용된다.
- <35> 전술한 구성에서, 상기 스위칭 소자(T_S)의 게이트 전극(36)은 상기 게이트 배선(32)과 연결되고, 상기 소스 전극(46)은 상기 데이터 배선(34)과 연결된다.
- <36> 상기 스위칭 소자(T_S)의 드레인 전극(50)은 상기 구동 소자(T_D)의 게이트 전극(38)과 콘택홀(54)을 통해 연결된다.
- <37> 상기 구동 소자(T_D)의 소스 전극(48)은 상기 전원 배선(36)과 콘택홀(56)을 통해 연결된다.
- <38> 또한, 상기 구동 소자(T_D)의 드레인 전극(52)은 화소부(P)에 구성된 제 1 전극(16)과 접촉하도록 구성된다.
- <39> 이때, 상기 전원 배선(36)과 그 하부의 다결정 실리콘층인 제 1 전극(15)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(C_{ST})를 형성한다.
- <40> 이하, 도 3은 도 2의 III-III'을 따라 절단한 종래의 유기전계 발광소자의 개략적인 단면구성이다.(다결정 박막트랜지스터인 구동소자와 발광층의 단면을 도시한 도면이다.)
- <41> 도시한 바와 같이, 유기전계 발광소자(10)는 기판(12)상에 제 1 절연막인 버퍼층(14)을 먼저 구성하고, 버퍼층(14)의 상부에 게이트 전극(38)과, 액티브층(42)과 소스 전극(48)과 드레인 전극(52)을 포함하는 구동소자인 박막트랜지스터(T_D)를 구성한다.

- <42> 이때, 상기 버퍼층(14)의 상부에는 액티브층(42)과, 액티브층(42)과 제 2 절연막(37)을 사이에 두고 게이트 전극(38)이 구성된다.
- <43> 상기 게이트 전극(38)과는 제 3, 4 절연막(39,41)을 사이에 두고 소스 및 드레인 전극(48,52)이 차례로 구성된다.
- <44> 상기 제 3 절연막과 제 4 절연막(41) 사이에 전원배선(35)을 구성하고, 상기 전원배선(35)은 소스 전극(48)과 접촉하도록 구성한다.
- <45> 상기 구동소자(T_D)의 상부에는 제 5 절연막(57)을 사이에 두고 구동소자(T_D)의 드레인 전극(52)과 접촉하는 제 1 전극(16)과, 제 1 전극(16)의 상부에 특정한 색의 빛을 발광하는 발광층(18)과, 발광층(18)의 상부에는 제 2 전극(20)이 구성된다.
- <46> 이때, 상기 발광층(18)을 구성하기 전 제 1 전극(16)의 상부에 제 6 절연막(58)을 형성하고 패터하여, 상기 제 1 전극(16)을 노출하는 공정을 진행한 후, 상기 노출된 제 1 전극(16)의 상부에 유기 발광층(18)과 제 2 전극(20)을 차례로 적층하여 구성한다.
- <47> 상기 구동소자(T_D)와는 병렬로 스토리지 캐패시터(C_{ST})가 구성되는데, 상기 전원배선(35)을 제 1 전극으로 하고, 그 하부의 다결정 실리콘 패턴(15)을 제 2 전극(20)으로 사용한다.
- <48> 또한, 상기 제 2 전극(20)은 상기 구동소자(T_D)와 스토리지 캐패시터(C_{ST})와 유기 발광층(18)이 구성된 기관의 전면에서 구성된다.
- <49> 전술한 바와 같은 구성을 통해 종래에 따른 능동 매트릭스형 유기전계 발광소자를 제작할 수 있다.

【발명이 이루고자 하는 기술적 과제】

- <50> 그러나, 종래의 유기전계 발광소자는 박막트랜지스터 어레이부와 발광부를 단일 기판 상에 형성하고, 별도의 인캡슐레이션용의 기판을 합착하여 소자를 제작하였다.
- <51> 이와 같이, 단일 기판 상에 박막트랜지스터 어레이부와 발광부를 형성하는 경우, 박막트랜지스터의 수율과 유기 발광층의 수율의 곱이 박막트랜지스터와 유기 발광층을 형성한 패널의 수율을 결정하게 된다.
- <52> 종래의 경우와 같이 구성된 하판은 상기 유기 발광층의 수율에 의해 패널의 수율이 크게 제한되는 문제점을 가지고 있었다.
- <53> 특히, 박막트랜지스터가 양호하게 형성되었다 하더라도, 1000Å 정도의 박막을 사용하는 유기 발광층의 형성 시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면 패널은 불량등급으로 판정된다.
- <54> 이로 인하여 양품의 박막트랜지스터를 제조하는데 소요되었던 제반 경비 및 원재료비의 손실로 이어지고, 수율이 저하되는 문제점을 가지고 있었다.
- <55> 또한, 전술한 바와 같은 하부 발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있다.
- <56> 앞서 설명하지는 않았지만, 상부 발광방식은 빛이 상부로 나오기 때문에 빛이 나가는 방향이 하부의 박막트랜지스터 어레이부와 무관한 박막트랜지스터 설계가 용이하고, 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부 발광방식 구조에서는 유기전계 발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선

택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기(外氣)를 충분히 차단하지 못하는 문제점이 있었다.

<57> 본원 발명은 이를 해결하기 위한 목적으로 제안된 것으로, 상기 박막트랜지스터 어레이부와 발광부를 별도의 기판에 구성한 후 이를 합착한 상부 발광 방식의 유기전계 발광소자와 그 제조방법을 제안한다.

<58> 이때, 상기 발광부와 전기적으로 접속하기 위한 접촉영역을 평면적으로, 화소의 상부와 하부에 구성하여 접촉 영역이 넓어지도록 구성한다.

<59> 전술한 바와 같은 본 발명에 따른 유기전계 발광소자는 고 휘도와 고 개구율을 구현할 수 있고 생산성과 수율을 개선할 수 있다.

【발명의 구성 및 작용】

<60> 전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 유기전계 발광소자는 서로 이격 하여 구성되고 다수의 화소영역이 정의된 제 1 기판과 제 2 기판과, 상기 제 2 기판과 마주보는 제 1 기판 일면의 화소 영역마다 위치하고, 액티브층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터로 구성된 스위칭 자와 구동소자에 있어서, 구동소자는 화소영역의 중앙부에 위치하고, 상기 구동소자의 드레인 전극이 화소영역의 상부와 하부로 연장된 제 1 연장부와 제 2 연장부로 구성된 구동소자와; 상기 구동소자의 제 1 및 제 2 연장부와 접촉하는 제 1 및 제 2 접촉전극과; 상기 제 1 기판과 마주보는 제 2 기판의 전면에 구성된 제 1 전극과; 상기 제 1 전극의 상부에 구

성된 유기 발광층과; 상기 유기 발광층의 상부에 구성되고, 상기 각 화소영역마다 독립적으로 패턴되고 상기 제 1 및 제 2 접촉전극과 접촉되는 제 2 전극을 포함한다.

<61> 상기 제 1 전극은 상기 발광층에 holes 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)이며, 제 1 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 일함수가 큰 투명도전성 금속을 증착하여 구성한다.

<62> 상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)과 알루미늄을 포함하는 이중금속층(Al/LiF)중 선택된 하나로 구성한다,

<63> 상기 발광층은 상기 제 1 전극에 근접하여 hole 수송층이 더욱 구성되고, 상기 제 2 전극에 근접하여 전자 수송층이 더욱 구성된다.

<64> 본 발명의 특징에 따른 유기전계 발광소자의 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 제 1 기판과 제 2 기판 상에 다수의 화소영역을 정의하는 단계와; 제 1 기판의 각 화소영역마다 액티브층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터로 구성된 스위칭 소자와 구동소자를 형성하는 단계에 있어서, 상기 구동소자는 화소영역에 중앙에 대응하여 형성하고, 구동소자의 드레인 전극에서 화소영역의 상부와 하부로 연장된 제 1 연장부와 제 2 연장부를 포함하는 구동소자를 형성하는 단계와; 상기 구동소자의 제 1 및 제 2 연장부와 각각 접촉하는 제 1 및 제 2 접촉전극을 형성하는 단계와; 상기 제 2 기판의 전면에 투명한 제 1 전극을 형성하는 단계와; 상기 제 1 전극의 상부에는 유기 발광층을 형성하는 단계와; 상기 유기 발광층의 상부에는 제 2 전극을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 합착하여, 상기 접촉전극이 상기 제 2 전극과 접촉하도록 하는 단계를 포함한다.

<65> 이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

<66> -- 실시예 --

<67> 본 발명은 유기전계 발광소자를 구성하는 박막트랜지스터 어레이부와 발광부를 별도의 기판에 구성하고, 상기 발광부와 전기적으로 접속되는 접촉영역을 평면적으로 화소의 상부와 하부에 구성하여 접촉영역이 넓어지도록 구성하는 것을 특징으로 한다.

<68> 도 4는 본 발명에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다.

<69> 도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(99)는 투명한 제 1 기판(100)과 제 2 기판(200)을 실런트(sealant)(300)를 통해 합착하여 구성한다.

<70> 상기 제 1 기판(100)의 상부에는 다수의 화소영역(P)이 정의되고, 각 화소영역(P)마다 박막트랜지스터(스위칭 소자와 구동소자)(T)와 어레이 배선(미도시)이 구성된다.

<71> 상기 제 1 기판(100)과 마주보는 제 2 기판(200)의 일면에는 투명한 홀 주입전극인 제 1 전극(202)을 구성한다.

<72> 상기 제 1 전극(202)의 상부에는 제 1 기판에 정의된 각 화소에 대응하여 적색(R)과 녹색(G)과 청색(B)을 발광하는 발광층(208)을 각각 형성한다.

<73> 연속하여, 상기 발광층(208)의 상부에는 전자 주입전극인 제 2 전극(210)을 차례로 구성한다.

- <74> 상기 발광층(208)을 다층으로 구성할 경우에는 주 발광층(208a)과, 상기 주 발광층(208a)과 제 1 전극(202) 사이에 홀 수송층(208b)을 더욱 구성하고, 상기 주 발광층(208a)과 제 2 전극(210)사이에는 전자 수송층(208c)을 더욱 형성한다.
- <75> 전술한 구성에서, 상기 구동 소자는 평면적으로 화소의 중앙에 구성하게 되며, 상기 구동소자의 상부와 하부에 각각 접촉영역을 구성한다.
- <76> 이때, 상기 각 접촉영역에 위치하는 별도의 제 1 접촉전극(128a)과 제 2 접촉전극(128b)을 구성하며, 상기 각 접촉전극(128a,128b)은 상기 제 2 전극(210)과 접촉하게 된다.
- <77> 이때, 상기 접촉 전극(128a,b)은 상기 제 2 전극(210)상에 형성할 수도 있고, 상기 구동 소자의 드레인 전극(미도시)에서 연장된 부분에 형성할 수도 있다.
- <78> 상기 제 1 및 제 2 접촉전극(128a,128b)을 구성하고, 제 1 및 제 2 기판(100,200)을 합착 하면 상기 드레인 전극(미도시)과 제 2 전극(210)은 상기 접촉전극(128a,128b)를 통해 간접적으로 연결되는 구조이다.
- <79> 이하, 도 5를 참조하여 본 발명에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 구성을 설명한다.(도시한 도면은 다결정 실리콘 박막트랜지스터를 스위칭 소자와 구동 소자로 사용하였을 경우이다.)
- <80> 도시한 바와 같이, 기판(100)의 일 방향으로 게이트 배선(103)을 구성하고, 상기 게이트 배선(103)과 교차하는 데이터 배선(115)과 전원배선(114)을 구성한다.
- <81> 상기 게이트배선(103)과 데이터 배선(115)이 교차하여 정의되는 영역을 화소(P)라 하며, 상기 화소(P)의 일부 영역에는 액티브층(104,106)과 게이트 전극(110,111)과 소스

전극(126,121)과 드레인 전극(125,123)으로 구성되는 구동소자(T_D)와 스위칭 소자(T_S)가 구성되고, 구동소자와 병렬로 스토리지 캐패시터(C_{ST})를 구성한다.

<82> 상기 스토리지 캐패시터(C_{ST})는 다결정 실리콘인 액티브 패턴(107)을 제 1 전극으로 하고 제 1 전극의 상부에 위치하는 전원배선(114)을 제 2 전극으로 한다.

<83> 상기 스위칭 소자(T_S)의 소스 전극(121)은 데이터 배선(115)과 연결하고, 상기 드레인 전극(123)은 구동 소자(T_D)의 게이트 전극(110)과 전기적으로 접촉하도록 구성한다.

<84> 전술한 구성에서, 상기 구동소자(T_D)는 화소(P)의 중앙에 위치하도록 구성하며, 이를 위해 상기 구동소자(T_D)의 드레인 전극(126)은 화소의 주변으로 연장되어 상기 스위칭 소자(T_S)의 드레인 전극(도 5의 123)과 연결되도록 구성한다.

<85> 또한, 상기 구동소자(T_D)의 드레인 전극(126)은 구동소자(T_D)를 중심으로 상부와 하부 영역으로 각각 연장된 제 1 연장부(125a)와 제 2 연장부(125b)로 구성되며, 상기 제 1 연장부(125a)와 제 2 연장부(125b)는 도시하지는 않았지만 별도의 기판에 구성된 발광층과 접촉되는 제 1 및 제 2 접촉영역으로서의 기능을 하게 된다.

<86> 상기 연장부는 도 4에서 설명한 제 1 및 제 2 접촉전극(128a,128b)이 구성 또는 접촉되는 영역이 된다.

<87> 이하, 도 6a 내지 도 6c와 도 7a 내지 도 7c를 참조하여 본 발명의 공정에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 제조공정을 공정 순서에 따라 설명한다.

- <88> 도 6a 내지 도 6d와 도 7a 내지 도 7d는 도 5의 VI-VI', VII-VII'를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.(구동소자와 캐패시터 영역을 중심으로 설명한다.)
- <89> 도 6a에 도 7a에 도시한 바와 같이, 기판(100)의 전면에 질화 실리콘(SiN_x)과 산화 실리콘(SiO_2)을 포함하는 실리콘 절연물질 그룹 중 선택된 하나로 제 1 절연막인 버퍼층(102)을 형성한다.
- <90> 상기 버퍼층(102)이 형성된 기판(100)은 다수의 화소영역(P)과, 화소영역 내에 스위칭 소자(도 1의 T_S)가 위치하는 스위칭 영역과, 구동 소자(T_D)가 형성되는 구동 영역(D)과 캐패시터 영역(C)을 정의한다.
- <91> 상기 버퍼층(102)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정과 열을 이용한 결정화 공정으로 폴리 실리콘층을 형성 후 패터ン하여, 액티브 패턴(104, 도 5의 106, 107)을 형성한다.
- <92> 이때, 상기 스위칭 영역(미도시)과 구동 영역에 형성된 액티브 패턴은 제 1 액티브 영역(104a)과, 제 1 액티브 영역(104a)의 양측을 각각 제 2 액티브 영역(104b)으로 정의한다.
- <93> 상기 액티브 패턴이 형성된 기판(100)의 전면에 제 2 절연막인 게이트 절연막(108)을 형성한다. 게이트 절연막(108)은 질화 실리콘(SiN_x)과 산화 실리콘(SiO_2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성한다.
- <94> 연속하여, 상기 제 1 액티브 영역(104a)상부의 게이트 절연막(108)상에 게이트 전극(110)을 형성한다.

- <95> 상기 게이트 전극(110)은 도 5에 도시한 바와 같이 화소의 주변을 지나 상기 스위칭 영역(도 5의 T_S)으로 연장하여 구성한다.
- <96> 상기 게이트 전극(110)이 형성된 기판(100)의 전면에 3가 또는 4가의 불순물(B 또는 P)을 도핑하여 상기 제 2 액티브 영역(104b)을 오믹 콘택 영역으로 형성한다.
- <97> 상기 게이트 전극(110)은 알루미늄(Al)과 알루미늄 합금과 구리(Cu)와 텅스텐(W)과 탄탈륨(Ta)과 몰리브덴(Mo)을 포함한 도전성 금속그룹 중 선택된 하나로 형성한다.
- <98> 게이트 전극(110)이 형성된 기판(100)의 전면에 제 3 절연막인 층간 절연막(112)을 형성한다.
- <99> 다음으로, 상기 스토리지 캐패시터 영역(C)에 형성한 액티브 패턴(107)의 상부에 일 방향으로 연장된 전원배선(114)을 형성한다.
- <100> 상기 전원 배선(114)은 구동 소자의 드레인 전극(미도시)에 신호를 전달함과 동시에 스토리지 캐패시터의 제 2 전극으로 사용할 수 있다.
- <101> 다음으로, 도 6b와 7b에 도시한 바와 같이, 상기 전원배선(114)이 형성된 기판(100)의 전면에 전술한 바와 같은 절연물질을 증착하여 제 4 절연막인 제 1 보호막(116)을 형성한다.
- <102> 연속하여, 상기 제 1 보호막(116)을 패터닝하여 상기 액티브 패턴(104)의 제 2 액티브 영역(104b)을 노출하는 제 1 콘택홀(118)과 제 2 콘택홀(120)과, 상기 전원배선(114)의 일부를 노출하는 제 3 콘택홀(122)을 형성한다.(이때, 도시하지는 않았지만 상기 스위칭 영역의 제 2 액티브 영역을 노출하는 콘택홀 또한 형성된다.)

- <103> 다음으로, 도 6c와 도 7c에 도시한 바와 같이, 상기 제 1 보호막(116)이 형성된 기판(100)의 전면에 알루미늄(Al), 알루미늄 합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패터하여, 상기 제 1 콘택홀(118)을 통해 노출된 제 2 액티브영역(104b)과 접촉하면서 상기 화소영역(P)으로 연장 형성한 드레인 전극(125)과, 상기 제 2 콘택홀(120)과 제 3 콘택홀(122)을 통해 노출된 제 2 액티브 영역(104b)과 전원배선(114)에 동시에 접촉하는 소스전극(126)을 형성한다.(이때, 도시하지는 않았지만, 스위칭 영역에도 노출된 제 2 액티브 영역과 접촉하는 소스 및 드레인 전극을 형성하며, 상기 소스 전극에서 상기 전원배선(114)과 평행하게 일 방향으로 연장된 데이터 배선(도 5의 115)을 형성하고, 상기 스위칭 소자의 드레인 전극(도 5의 123)은 상기 구동소자의 게이트 전극(110)과 접촉하도록 구성한다.)
- <104> 전술한 구성에서, 상기 드레인 전극(124)은 화소영역(P)의 상부와 하부로 각각 연장된 제 1 연장부(125a)와 제 2 연장부(125b)로 구성되며 이때, 연장부(125a,b)의 형상은 다양하게 변형 가능하다.
- <105> 다음으로, 도 6d와 도 7d에 도시한 바와 같이, 상기 스위칭 소자(도 5의 T_S)와 구동소자(T_D)가 형성된 기판(100)의 전면에 유기절연막을 도포한 후 패터하여, 상기 구동소자 드레인 전극의 제 1 및 제 2 연장부(125a,125b)를 노출하는 제 1 콘택홀(132a)과 제 2 콘택홀(132b)을 형성한다.
- <106> 연소하여, 드레인 전극(124)의 제 1 및 제 2 연장부(125a,125b)에 각각 제 1 접촉전극(128a)과 제 2 접촉전극(128b)을 형성한다.
- <107> 상기 접촉전극(128a,b)은 도 4에서 설명하였던 발광부의 제 2 전극(도 4의 210)과 접촉하는 구성으로서, 바람직하게는 제 2 전극(도 4의 210)과 동일한 물질로 형성한다.

- <108> 전술한 바와 같은 본 발명에 따른 박막트랜지스터 어레이부의 구성은 종래와는 비교하여, 상기 박막트랜지스터의 상부에 형성하였던 제 6 절연막을 형성할 필요가 없으므로 이들 절연막을 형성하고 패터닝하는데 필요한 일련의 공정들을 생략할 수 있다.
- <109> 이때, 상기 구동소자의 상부에 도포된 보호막 또는 생략할 수 있다.
- <110> 이하, 도 8a 내지 도 8c는 상기 박막트랜지스터 어레이부와 합착하여 구성하는 발광부의 제조공정을 공정 순서에 따라 도시한 도면이다.
- <111> 도 8a에 도시한 바와 같이, 투명한 절연기판(200)상에 제 1 전극(202)을 형성한다.
- <112> 상기 제 1 전극(202)은 유기 발광층(미도시)에 홀(hole)을 주입하는 홀 주입 전극으로 주로 투명하며 일 함수(work function)가 높은 인듐-틴-옥사이드(ITO)를 증착하여 형성한다.
- <113> 다음으로, 도 8b에 도시한 바와 같이, 상기 제 1 전극(202)의 상부에 상기 각 화소 영역(P)에 대응하여 위치하고 적(R), 녹(G), 청색(B)의 빛을 발광하는 유기 발광층(204)을 형성한다.
- <114> 이때, 상기 유기 발광층(204)은 단층 또는 다층으로 구성할 수 있으며, 상기 유기막이 다층으로 구성될 경우에는, 주발광층(204a)에 홀 수송층(Hole Transporting Layer)(204b)과 전자 수송층(Electron Transporting Layer : ETL)(204c)을 더욱 구성한다.
- <115> 다음으로, 도 8c에 도시한 바와 같이, 상기 발광층(204)의 상부에 제 2 전극(210)을 증착하는 공정을 진행한다.

- <116> 상기 제 2 전극(210)은 각 화소영역(P)에 대응하여 위치하며, 서로 독립되도록 구성한다.
- <117> 상기 제 2 전극(210)을 형성하는 물질은 알루미늄(Al)과 칼슘(Ca)과 마그네슘(Mg) 중 선택된 하나로 형성하거나 리튬플루오린/알루미늄(LiF/Al)의 이중 금속층으로 형성할 수 있다.
- <118> 전술한 바와 같은 공정을 통해 별도의 발광부를 형성할 수 있다.
- <119> 전술한 바와 같은 발광부와 박막트랜지스터 어레이부를 합착하게 되면, 앞서 도 4에 설명한 본 발명에 따른 유기전계 발광소자를 제작할 수 있게 된다.

【발명의 효과】

- <120> 본 발명에 따른 유기전계 발광소자는 아래와 같은 효과가 있다.
- <121> 첫째, 상부 발광형이므로 하부 어레이패턴의 형상에 영향을 받지 않으므로 고 개구율을 확보할 수 있는 효과가 있다.
- <122> 둘째, 상기 유기전계 발광층을 박막트랜지스터 어레이패턴의 상부에 구성하지 않고 별도로 구성하기 때문에, 유기전계 발광층을 형성하는 공정 중 상기 박막트랜지스터에 미칠 수 있는 영향들을 고려하지 않아도 되므로 수율을 향상하는 효과가 있다.
- <123> 셋째, 상기 구동 소자의 드레인 전극을 화소부로 연장하고, 상기 연장부를 발광부의 제 2 전극과 접촉전극을 통해 간접적으로 접촉하도록 함으로써, 종래와는 달리 상기 박막트랜지스터의 상부에 별도로 형성되는 절연막 층들을 패터닝하는 공정을 생략할 수 있으므로 공정을 단순화하여 수율을 개선하는 효과가 있다.

<124> 넷째, 박막트랜지스터 어레이부와 발광부의 접촉영역을 평면적으로 화소의 상부와 하부에 구성하여 접촉영역을 넓힘으로서, 접촉불량에 의한 구동 불량을 방지하여 제품의 신뢰성을 높일 수 있는 효과가 있다.

【특허청구범위】

【청구항 1】

서로 이격 하여 구성되고 다수의 화소영역이 정의된 제 1 기판과 제 2 기판과,
 상기 제 2 기판과 마주보는 제 1 기판 일면의 화소 영역마다 위치하고, 액티브층
 과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터로 구성된 스위칭
 자와 구동소자에 있어서, 구동소자는 화소영역의 중앙부에 위치하고, 상기 구동소자의
 드레인 전극이 화소영역의 상부와 하부로 연장된 제 1 연장부와 제 2 연장부로 구성된
 구동소자와;

상기 구동소자의 제 1 및 제 2 연장부와 접촉하는 제 1 및 제 2 접촉전극과;

상기 제 1 기판과 마주보는 제 2 기판의 전면에 구성된 제 1 전극과;

상기 제 1 전극의 상부에 구성된 유기 발광층과;

상기 유기 발광층의 상부에 구성되고, 상기 각 화소영역 마다 독립적으로 패턴되
 고 상기 제 1 및 제 2 접촉전극과 접촉되는 제 2 전극
 을 포함하는 유기전계 발광소자.

【청구항 2】

제 1 항에 있어서,

상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자.

【청구항 3】

제 2 항에 있어서,

상기 제 1 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 유기전계 발광소자.

【청구항 4】

제 2 항에 있어서,

상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성된 유기전계 발광소자.

【청구항 5】

제 1 항에 있어서,

상기 발광층은 상기 제 1 전극에 근접하여 홀 수송층이 더욱 구성되고, 상기 제 2 전극에 근접하여 전자 수송층이 더욱 구성된 유기전계 발광소자.

【청구항 6】

제 1 기판과 제 2 기판을 준비하는 단계와;

제 1 기판과 제 2 기판 상에 다수의 화소영역을 정의하는 단계와;

제 1 기판의 각 화소영역마다 액티브층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터로 구성된 스위칭 소자와 구동소자를 형성하는 단계에 있어서, 상기 구동소자는 화소영역의 중앙에 대응하여 형성하고, 구동소자의 드레인 전극에서 화소영역의 상부와 하부로 연장된 제 1 연장부와 제 2 연장부를 포함하는 구동소자를 형성하는 단계와;

상기 구동소자의 제 1 및 제 2 연장부와 각각 접촉하는 제 1 및 제 2 접촉전극을 형성하는 단계와;

상기 제 2 기판의 전면에 투명한 제 1 전극을 형성하는 단계와;

상기 제 1 전극의 상부에는 유기 발광층을 형성하는 단계와;

상기 유기 발광층의 상부에는 제 2 전극을 형성하는 단계와;

상기 제 1 기판과 제 2 기판을 합착하여, 상기 접촉전극이 상기 제 2 전극과 접촉하도록 하는 단계를

포함하는 유기전계 발광소자 제조방법.

【청구항 7】

제 6 항에 있어서,



상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.

【청구항 8】

제 7 항에 있어서,

상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자 제조방법.

【청구항 9】

제 7 항에 있어서,


상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성된 유기전계 발광소자 제조방법.

【청구항 10】


제 6 항에 있어서,

상기 발광층은 상기 제 1 전극에 근접하여 홀 수송층과 상기 제 2 전극에 근접하여 전자 수송층을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.

【도 1】



【도 3】



【도 4】






Fig. 1 is a cross-sectional view of a semiconductor device. The device is shown within a dashed rectangular frame. A central channel region 104 is defined by a gate oxide layer 107. The channel region is flanked by source/drain regions 106 and 123. The device is surrounded by a thick substrate 100 and a thin gate oxide layer 107. Various regions are labeled with temperatures T_0 , T_s , and T_d , and voltages V , V_I , V_{II} , and V_{II}' . The device is also labeled with 110, 114, 115, 121, 125, and 125a.


【도 6b】




【도 6c】



【도 6d】




【도 7a】







【도 7b】




【도 7c】




【도 7d】



【도 8a】



【도 8b】



【도 8c】

